to top
Select language:    en ENGLISH  |  cs CZECH
HDL Coder
picture
Generování kódu VHDL a Verilog pro návrh FPFA a ASIC
HDL Coder vytváří kód VHDL nebo Verilog z funkcí MATLABu, modelů Simulinku a diagramů Stateflow. Automaticky generovaný HDL kód je univerzální, nezávislý na cílovém technickém vybavení a může být využit pro programování FPGA nebo prototypování a návrh obvodů ASIC. HDL Coder poskytuje též průvodce, který automatizuje programování FPGA výrobců Xilinx® and Altera®.
Jak na to
eBook zdarma
WWW semináře CZ/SK
User Stories
Nejbližší plánované akce:

© HUMUSOFT 1991 - 2019